DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd, All rts. reserv.

011255670 *** Image available* WPI Ace No: 1997-233573 199721

Related WPI Acc No: 1997-190387: 1997-190388: 1997-287100: 2000-288763:

2000-288764

XRAM Acc No: C97-075000 XRPX Acc No: N97-193154

TFT mfr. for LCD device - involves activating impurity area formed in polycrystalline silicon(α film using RTA process and subjecting it to

rapid heat treating process

Patent Assignee: SANYO ELECTRIC CO LTD (SAOL)

Inventor: HIRANO K: MORIMOTO Y: SOTANI N: YAMAJI T: YONEDA K

Number of Countries: 003 Number of Patents: 003

Patent Family:

Week Patent No. Kind Date Applicat No. Kind Date JP 9074201 Λ 19970318 JP 95199980 19950804 199721 B 19960703 199812 KR 97008658 19970224 KR 9626820 Λ Α 19980623 US 96677424 19960702 199832 US 5771110 Λ Λ Priority Applications (No Type Date): JP 95167513 A 19950703; JP 95199979 A

19950804; JP 95199981 A 19950804; JP 95199982 A 19950804

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 9074201 A 14 H01L-029 786 KR 97008658 A H01L-029 78 US 5771110 A H01L-029 786

Abstract (Basic): JP 9074201 A

The mfg method involves using a glass substrate (1) over which an amorphous Si film is formed. The amorphous Si film is subjected to a laser annealing process and a polycrystalline film (2) is formed over the amorphous Si film. Then, a gate insulating film (3) is formed over the polycrystalline film. Then a gate electrode (4) is formed on the gate insulating film. An impurity area (6) forming the source and drain area is formed in the polycrystalline Si film. The impurity in the source and drain area is activated by using rapid thermal annealing process and the source and drain area is subjected to rapid heating process.

ADVANTAGE - Improves through put in mfr of TET with superb characteristics. Obtains good polycrystalline Si film within short time. I nables low temperature processing.

Dwg.16-32

Title Terms: TFT: MANUFACTURE: LCD: DEVICE: ACTIVALL: IMPURE: AREA: FORMING: POLYCRYSTALLINE: SILICON: FILM: PROCESS: SUBJECT: RAPID: HEAT: TREAT: PROCESS

Derwent Class; L03; P81; U11; U12; U14

International Patent Class (Main): H011-029-78; H011-029-786

International Patent Class (Additional): G02F-001-136; H011-021-26;

בער בכת נותון פתו בכת נותון מבג נכת נותון אמכ נכת נותון

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-74201

(43)公開日 平成9年(1997)3月18日


技術表示簡所

(51) Int.Cl. ⁶	識別記号	厅内整理番号	FI			1文的《文小画》
HO1L 29/786			H01L 2	9/78	627G	
21/336			G 0 2 F	1/136	500	
G 0 2 F 1/136	5 0 0		H01L 2	1/268	Z	
HO1L 21/26	•		2	7/12	R	
21/268			2	1/26	L	
21/200		審查請求	未請求 請求事	頁の数11 OL	(全 14 頁)	最終買に続く
(21)出願番号	特顧平7-19998 0		(71)出顧人	000001889 三洋電機株式	会社	
(22)出顧日	平成7年(1995)8月	4日	(72)発明者	大阪府守口市	京阪本通2丁	月5番5号
(31)優先権主張番号	特顧平7 -167513			大阪府守口市	京阪本通 2 丁	目5番5号 三
(32)優先日	平7(1995)7月3日			洋電機株式会	社内	
(33)優先権主張国	日本 (JP)		(72)発明者	曽谷 直哉		
(OU) DE TENE	H-1 ()			大阪府守口市	京阪本通2丁	目5番5号 三
				洋電機株式会	社内	
			(72)発明者	山路 敏文		
				大阪府守口市	京阪本通2丁	目5番5号 三
				洋電機株式会	社内	
			(74)代理人			
						最終頁に続く

(57) 【要約】

【課題】 優れた特性の多結晶シリコン膜を備えた半導 体装置のスループットを向上させること。

【解決手段】 ガラス基板 1 上に非晶質シリコン膜を形 成し、この非品質シリコン膜をレーザーアニールして多 結晶シリコン膜2を形成し、この多結晶シリコン膜2の 上に、ゲート絶縁膜3を介してゲート電極を形成し、前 記多結晶シリコン膜2に、ソース。ドレインとなる不純 物領域6を形成し、前記不純物領域6をRTA法を用い て急速加熱することにより活性化する。



【特許請求の範囲】

【請求項1】 基板上に形成された能動層の結晶化ための熱処理の温度を、前記基板が変形しない程度の温度に設定し、この熱処理に用いた方法とは異なる熱処理方法で不純物の活性化を行うことを特徴とした薄膜トランジスタの製造方法。

【請求項2】 絶縁基板上に非晶質シリコン膜を形成する工程と、

この非晶質シリコン膜をレーザーアニールして多結晶シ リコン膜を形成する工程と、

この多結晶シリコン膜の上に、ゲート絶縁膜を介してゲート電極を形成する工程と、

前記多結晶シリコン膜に、不純物領域を形成する工程 と、

前記不純物領域をRTA (Rapid Thermal Annealing) 法を用いて急速加熱することにより活性化する工程と、 を含むことを特徴とした薄膜トランジスタの製造方法。

【請求項3】 絶縁基板上に非晶質シリコン膜を形成する工程と、

この非晶質シリコン膜を前記基板が変形しない程度の温度を用いた熱処理法により固相成長させて多結晶シリコン膜を形成する工程と、

この多結晶シリコン膜の上に、ゲート絶縁膜を介してゲート電極を形成する工程と、

前記多結晶シリコン膜に、不純物領域を形成する工程と、

前記不純物領域をRTA法を用いた急速加熱又はレーザーアニールにより活性化する工程と、を含むことを特徴とした薄膜トランジスタの製造方法。

【請求項4】 前記非晶質シリコン膜が微結晶を含むことを特徴とした請求項1万至3のいずれか1項に記載の 薄膜トランシスタの製造方法。

【請求項 5】 前記ゲート電極が少なくとも非晶質シリコン膜を有し、前記不純物の活性化のための熱処理により結晶化されることを特徴とした請求項1乃至4のいずれか1項に記載の薄膜トランジスタの製造方法。

【請求項6】 前記ゲート電極が少なくともシリコン膜 上金属又は金属シリサイドとの2層構造を有し、前記を 純物の活性化のための熱処理により低抵抗化されること を特徴とした請求項1乃至5のいずれか1項に記載の薄 膜トランジスタの製造方法。

【請求項 7】 シリコン膜と金属又は金属シリサイドとの2層構造を備えたゲート電極を有するものであって、 ゲート電極の低抵抗化上不純物領域ノ活性化上をRTA ブを用いることを特徴とした請求項 8 に記載の薄膜トランジスタの製造方法。

【請求項10】 請求項1乃至9のいずれか1項に記載の薄膜トランジスタの製造方法によって製造した薄膜トランジスタを画素駆動用素子として用いることを特徴とした液晶ディスプレイ。

【請求項11】 請求項1乃至9のいずれか1項に記載 の薄膜トランジスタの製造方法によって製造した薄膜トランジスタを画素駆動用素子及び周辺駆動回路用素子と して用いることを特徴とした液晶ディスプレイ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ (Thin Film Transistor) の製造方法及び液晶ディスプレイ(LCD: Liqid Crystal Display) に関するものである。

[0002]

【従来の技術】近年、アクティブマトリクス方式LCDの画素駆動素子(画素駆動用トランジスタ)として、透明絶縁基板上に形成された多結晶シリコン膜を能動層に用いた薄膜トランジスタ(以下、多結晶シリコンTFTという)の開発が進められている。

【0003】多結晶シリコンTFTは、非晶質シリコン膜を能動層に用いた薄膜トランシスタに比べ、移動度が大きく駆動能力が高いという利点がある。そのため、多結晶シリコンTFTを用いれば、高性能なLCDを実現できる上に、画素部(表示部)だけてなく周辺駆動回路(ドライバ部)までを同一基板上に一体に形成することができる。

【0004】このような多結晶シリコンTFTにおいて、能動層としての多結晶シリコン膜の形成方法としては、基板上に直接多結晶シリコン膜を堆積させる方法や基板上に非晶質シリコン膜を形成した後に、これを多結晶化する方法等がある。このうち、多結晶シリコン膜を直接基板に堆積させる方法は、例えば、CVD法を用い、高温下で堆積させる上いうは画的簡単な工程である。

【00003】また、非晶質シリコン膜を堆積した液にこれを多端晶化するには、固相成長法が一般的である。この固相成長法は、非晶質シリコン膜に熱処理を行うことにより、固体のままで多結晶化させで多結晶シリコン膜を得る方法である。この固相成長法の一例を図31及び図32に基づいて説明する。

「潤人で引3.1参開):絶縁某柄(例えば石英カラス)

î Nasî talan teri

クルのの光照射後を用いることが変更した結成後で、 3三は7に記載み薄膜トラシススタの製造方法。

[【]請供買り】 前部ランプレーで、キセブンアーケラン

^{(2) 10 (1) 11 (1) 12 (2) 13 (2) 14 (2) 15 (2) 2 (2) 2 (2) 15 (2) 2 (2) 15 (2) 16 (2}

技術、RIE法によるドライエッチング技術により前記 多結晶シリコン膜52を所定形状に加工する。前記多結 品シリコン膜52の上に、減圧CVD法を用いて、ゲー 下絶縁膜53としてのシリコン酸化膜を堆積する。

【0007】工程B(図32参照): 前記ゲート絶縁膜 53上に、減上CVD法により多結晶シリコン膜を堆積した後、この多結晶シリコン膜に不純物を注入し、更に 熱処理を行って不純物を活性化させる。次に、常圧CV D法により、この多結晶シリコン膜の上にシリコン酸化膜 54を堆積した後、フォトリソグラフィ技術、R1E 法によるドライエッチング技術を用いて、前記多結晶シリコン膜及びシリコン酸化膜 54を所定形状に加工する。前記多結晶シリコン膜はゲート電極 55として使用する。

【0008】次に、自己整合技術により、ゲート電極55及びシリコン酸化膜54をマスクとして、多結晶シリコン膜52に不純物を注入し、ソース・ドレイン領域56を形成する。このような方法は、固相成長や不純物活性化の時に900で程度の高い温度を使用することから、高温プロセスと呼ばれており、耐熱性の高い基板(例えば、石英基板)を用いた場合には、処理時間が短子済むという利点がある。

【0009】しかしながら、前記耐熱性の高い基板は高価であり、比較的安価なガラス基板を用いた場合には、基板に熱歪みが生じて好ましくなく、近年では、低温プロセスを用いた開発が盛んである。特に、駆動デバイスである下午においては、高性能化が必須であり、このために、低温プロセスを用いたTFTの構成材料の高品質化をはじめとする様々なアプローチがなされている。

【0010】例えば、デバイス特性を左右する活性層材料の高品質化技術として、非晶質シリコン膜を出発材料とし、エキシマレーザーアニール法によって、多結晶シリコン薄膜を形成する技術が開発されている。

[0011]

【発明が解決しようとする課題】レーザーアニールは、 ビーム上でを何度も繰り返して行うい要かあるため、結 品化プロセスに時間がかかるという問題があるが、従来 何にあっては、熱源としてレーサービームのみを使用するものであるので、多結晶化プロセスに加え、例えば、 不続物領域の活性化にも時間のかかるレーザーアニール を行わなければならず、総プロセス時間が長くなり、エ ドエデバイスおよびエドエを使用したLCDデバイスの スループットも低下する問題がある。

【ロロエコ】も発明は、厳睢トランジスをの製造方法や

程度の温度に設定し、この熱処理に用いた方法とは異なる熱処理方法で不純物の活性化を行うものである。

【0014】また、請求項目の薄膜トランシスタの製造力法にあっては、絶縁基板上に非晶質シリコン膜を形成する工程と、この非晶質シリコン膜を1ーザーアニールして多結晶シリコン膜を形成する工程と、この多結晶シリコン膜の上に、ゲート絶縁膜を介してケート電極を形成する工程と、前記多結晶シリコン膜に、不純物領域を形成する工程と、前記不純物領域をRTA法を用いて急速加熱することにより活性化する工程とを含むものである。

【0015】また、請求項3の薄膜トランジスタの製造力法にあっては、絶縁基板上に非晶質シリコン膜を形成する工程と、この非晶質シリコン膜を前記基板が変形しない程度の温度を用いた熱処理法により固相成長させて多結晶シリコン膜を形成する工程と、この多結晶シリコン膜の上に、ケート絶縁膜を介してゲート電極を形成する工程と、前記多結晶シリコン膜に、不純物領域を形成する工程と、前記不純物領域をRTA法を用いた急速加熱又はレーザーアニールにより活性化する工程とを含むものである。

【0016】また、請求項4の薄膜トランジスタの製造 方法にあっては、前記事品質シリコン膜が微結晶を含む ものである。また、請求項5の薄膜トランジスタの製造 方法にあっては、前記ゲート電極が少なくとも非品質シ リコン膜を有し、前記不純物の活性化のための熱処理に より結晶化されるものである。

【0017】また、請求項6の薄膜トランジスタの製造方法にあっては、前記ゲート電極が少なくともシリコン膜と金属又は金属シリサイドとの2層構造を有し、前記不純物の活性化のための熱処理により低抵抗化されるものである。また、請求項7の薄膜トランジスタの製造方法にあっては、シリコン膜と金属又は金属シリサイドとの2層構造を備えたゲート電極を有するものであって、ゲート電極の低抵抗化と不純物領域の活性化とをRTA以よはレーザーアニーに法を用いて同時に行しものであって、

【0018】また、清米項×の薄膜トラ。デスタの製造 方法にあっては、前記RTA法に用いる熱源として、ラ プからの光照射熱を用いるものである。また、請求項 9の薄膜トランジスタの製造方法にあっては、前記ラン プとして、キセノンテークランプを用いるものである。 また、請求項10の薄膜トランジスタにまっては、請求 カトガ至9のいずれた1項に記載の麺膜トランジスタの

[【]異題を解決するための目録】語来のまい事業トラン。 人夕の製造方法にあっては、基板上に形成された能動解 が私のキャラ 極端理されゆる。他計算板石変形しない。

[○]は、当長の上与づり、ここれが、時にもある事業で ・シが大々の製造力法によって製造した薄膜トランドで やか可去動動用表子やで関切動動物器用表子として用い。

るものである。すなわち、請求項1月至5の本発明によれば、非晶質シリコン膜の多結晶化と不純物領域の活性化とを、基板が変形しない程度の温度を用いた熱処理法、レーザーアニール法及びRTA法を適宜組み合わせて行うので、多結晶化、活性化いずれもレーザーアニール法で行うことに比べて、製造時間が短くなる。

【0020】特に、請求項2の発明にあっては、レーザーアニールにより品質の高い多結晶。リコン膜が得られ、且つRTAにより不純物領域を短時間で活性化できる。また、請求項3の発明にあっては、固相成長時に一度に大量の基板を処理できる。また、請求項4の発明にあっては、微結晶を含んだ非品質シリコン膜を固相成長法により多結晶化することにより、結晶成長を短時間で終えることができる。

【0021】また、請求項5の発明にあっては、非晶質シリコン膜の結晶化と不純物の活性化とを一度に行うので、別々に行うことに比べて、処理時間が短くなる。また、請求項6及び7の発明にあっては、シリコン膜と金属又は金属シリサイドとの2層構造の低抵抗化と不純物の活性化とを一度に行うので、別々に行うことに比べて、処理時間が短くなる。

【0022】また、請求項8及び9の発明にあっては、 不純物の活性化に適したものである。また、請求項10 及び11の発明にあっては、短時間で製造された品質の よい薄膜トランジスタを画素駆動用素子や周辺駆動回路 用素子として用いることにより、優れた液晶ディスプレイを短時間で製造することができる。

[0023]

【発明の実施の形態】

(第1実施形態) 本発明を具体化した第1の実施形態を 国1乃至図18に従って説明する。

工程 1 (図 1 参照):石英ガラスや無アルカリガラスなどの基板 1 上に、SiO $_2$ やSiNなどの絶縁性薄膜 1 $_4$ をC V D 法やスパッタ法などにより形成する。具体的には、基板 1 上してローニング 生製 $_7$ 0 5 9 を使用し、その表面上に常圧又は減圧 C V D 法により、形成温度 3 $_2$ 0 $_4$ で、膜厚 2 0 0 0 $_4$ $_5$ 0 $_4$ で、膜厚 2 0 0 0 $_4$ $_5$ 0 0 0 $_4$ $_5$ $_7$ で、

【0034】このSiOg膜の膜厚は、後上程の熱処理 つビーム照射などで基板1中の不純物がこのSiOg膜 を通過して上層へ拡散しない程度の厚みが必要で、10 00~6000人の範囲が適切で、2000~6000 人にしたときに拡散防止効果が良好で、その中でも30 10~5000人の場合づき、モナ・癒している。また 【0026】前記非品質シリコン膜2aの形成方法には 以下のものがある。

1減圧CVDを用いる方法:減圧CVD法でシリコン膜を形成するには、モノシラン(SigHg)の熱分解を用いる。モノシランを用いた場合、処理温度が550で以下では非晶質、620℃以上では多結晶となる。そして、550~620℃では微結晶を含む非晶質が多くなり、温度が低くなるほど非晶質に近づいて微結晶が少なくなる。従って、温度条件を変えるたけで、非晶質シリコン膜24中の微結晶の量を調整することができる。

【0027】(27プラスマCVD法を用いる方法:プラズマCVD法で非晶質シリコン膜を形成するには、プラズマ中でのモノシランまたはジシランの熱分解を用いる。 実際の工程では、前記年の方法を採用し、使用ガス:モノシラン、温度:350℃の条件で、微結晶を含まない非晶質シリコン膜を形成している。

工程3(図3参照):前記非晶質シリコン膜2 a の表面に、放長 λ =248 n mのK r F エキシマレーザービームを照射、走査してアニール処理を行い、非晶質シリコン膜2 a を溶融再結晶化して、多結晶シリコン薄膜2を形成する。

【0028】この時の1ーザー条件は、アニール雰囲気:1・10⁻¹Pa以下、基板温度:室温~600℃、照射エネルギー密度:100~500mJ/cm²、走査速度:1~10mm/sec(実際には、0.1~100mm/secの範囲の速度で走査可能)である。前記レーサービームとしては、放長主=308nmのXe(上エキンマレーサーを使用してもよい。この時のレーサー条件は、アニーの雰囲気:1~10⁻¹Pa以下、基板温度:室温~600℃、塑射エネルギー密度:100~500mJ/cm²、走査速度:1~10mm/sec(実際には、0.1~100mm/secの範囲の速度で走査可能)である。

【0.0 2.9】また、被長ス=1.9.3 n mのA r F エキシス1 - サーを使用しておよっ。この場合のレーザー条件

--

スート (地域) 一世 (E) ハヤリーミー、 増加エスリキー密度な75時的関数に比例して、多結構シリコンの概径 は14月8年 セスミニ、重型とりされる物を代得にれるよう

の上に、非晶質シリコン膜2 年(膜厚500A)を形成する。この非晶質シリコン膜2 年をTFTの能動層として用いた場合、この能動層が厚すぎると、多結晶シリコン TFTのオフ電流が増大し、薄すぎるとすン電流が減少するため、このときの非晶質シリコン膜2 年の膜厚は、400~800Aの範囲が適切で、500~700Aにしたときに特性が良好で、その中でも500~600Aの場合がもっとも適している。

^{*}コルロッキー 押り ごり 25円 ・ 中部 96級機 補助!

に、エネルギー密度を調整すればよい。

【0030】本実施別態では、このエキンマレーザーアニールに、高スループットレーザー照射法を用いる。即ち、図29において、101はKrFエキシマレーザー、102はこのレーザー101からのレーザービームを反射する反射鏡、103は反射鏡102からのレーザービームを所定の状態に加工し、基板1に照射するレーザービーム制御光学系である。

【0031】このような構成において、高スループットレーザー照射法とは、レーザービーム制御光学系103によってシート状(150mm・0.5mm)に加工されたレーザービームを、複数バルスの重ね合わせにより一部射する方法で、ステージ走査とパルスレーザ照射を完全に同期させ、きわめて高精度な重複でレーザーを照射することによりスループットを高めるものである。

【0032】工程4(図4参照): 的記多結晶シリコン膜2を薄膜トランジスタの能動層として用いるために、フォトリソグラフィ技術、RIE法によるドライエッチング技術により前記多結晶シリコン膜2を所定形状に加工する。そして、前記多結晶シリコン膜2の上に、ロードロック式減圧CVD装置を用いた減圧CVD法により、ゲート絶縁膜としてのLTO膜(ow Temperature Oxide:シリコン酸化膜)3(膜厚1000Å)を形成する。

【0033】工程5(図5参照): 前記ゲート絶縁膜3 の上に、減圧CVD法により非晶質シリコン膜(膜厚? 000人) 4 aを堆積する。この非晶質シリコン膜 4 a は、その形成時に不純物(N型ならヒ素やリン、P型な らポロン)がドープされているが、ノンドープ状態で堆 積し、その後に不純物を注入してもよい。次に、スパッ タ法を用い、前記非晶質シリコン膜4aの上にタングス テンシリサイド (WS i x) 膜4 b (膜厚1000Å) を形成する。スパッタ法では、Wンリサイドの合金ター ゲットを使用する。Wシリサイド(WSix)の化学量。 論的組成はN=2°であるが、合金ターゲットの組成はN ト2に設定する。これはWシリサイ下膜すもの組成がX 2に近いた、その後の熱処理時に非常に大きな引っ張 15万が生じ、Wシリサイド膜4bにクラックが発生し たら、剥離したりする恐れがあるためである。但し、W プリサイドの抵抗値はX=3の場合に最も低くなるた め、クラックや剥離が生じない程度にXの上限を設定す ろ必要がある。

【ロロ34】そして、常圧CVD法により、前記Wレリ サイド職4万の上に「リコン酸化膜上充堆積した後、フ 【0035】工程6(図6参照):自己整合技術により、ケート電極4及ひシリコン酸化膜5をマスクとして、多結晶シリコン膜2に不純物を注入し、ソース ドレイン領域6を形成する。

ご程7(国子参照): 前記ゲート絶縁膜3及びシリコン酸化膜を 酸化膜5の上に、常用CVD法によりシリコン酸化膜を 堆積し、これを異方性全面エッチバックすることによ り、前記ゲート電極4及びシリコン酸化膜5の側方にサ イドウォール7を形成する。更に、このサイドウォール 7及ひ。リコン酸化膜5をレジスト8で覆い、再び自己 整合技術により、レジスト8をマスクとして多結晶シリコン膜2に下純物を圧入して、LDDXLightly Doped Drain) 構造を形成する。

【0036】工程8(図8参照):この状態で、RTA(Rapid Thermal Annealing) 法による急速加熱を行う。即ち、図30において、105はシート状のアニール光を発する光顔であり、キセフン(Xe)アークランプ106とそれを包む反射鏡107を1組として、これを上下に相対向させることにより構成している。108、108は基板1を搬送するためのローラー、109は予熱用のプリヒーター、110は加熱後の基板が急激に冷却されてひび割れしないようにするための補助ヒーターである。

【0.0.3.7】このような構成において、基板1をブリヒーター10.6で予熱した後、シート状のアニール光源10.5を通して、熱処理する。この時のRTAの条件は、熱源:Xでアークランプ、温度: $7.0.0 \sim 9.5.0$ (CR) (CR)

【0038】尚、基板1に対し、急激に高い温度を加えることが定配な場合は、RTAを複数回に分けて行ってもよい。即ち、各回の時間は1~3秒とし、回を重ねる毎に温度を、初回:1000~最終回:700~9500上によっに設階的に上昇させる。前記Xでアークランフと光熱は、多結晶部よりも用品質部やシリサイド部に無子吸収されるため、小要な部分のみを重点的に加熱することが可能になり、「ケート」配線の低抵抗化や不純物の活性化に適している。

【0039】そして、この急速加熱により、前記サース ドレイン領域6の不純物が活性化するとともに前記非 品質シリコン膜4年が多結晶化され、更には、この多結 品シリコン膜4年にWシリサイド進4もとによるポリサ

[・] 文主 マヤー・・ おい タン パン・バーバー く、前記も品質シリコン数 4 5 は、三記Wシリサイド級 4 もとともによりサイド構造のケート電極 4 として使用 サク

ト 1 1987年 - 1891 - 1、福温学はたく 月 18和乙基散居はよる高温製変理と同等時もいとなった。

【0040】この工程により、薄膜トランジスタ(TFT: Thin Film Trans:stor) Aが形成される。

工程9(図9参照):レジスト 3 除去後、デバイスの全面に、プラズマ酸化膜(膜厚2000A)と常圧CVD法によるシリコン酸化膜(膜厚2000A)との積層構造から成る層間絶縁膜9を形成する。層間絶縁膜9を常圧CVD法によるシリコン酸化膜だけで形成すると、堆積膜厚が不均一になって、オーパーハングが形成され、後工程で使用するAiなどが除去されずに残りやすく、絶縁不良が発生する危惧がある。一方、本実施例のように、プラズマ酸化膜を堆積した後に常圧でシリコン酸化膜を堆積する方法にあっては、シリコン酸化膜の成長レートが安定し、その堆積膜厚が均一になる。

【0.041】特に、フラズマ酸化膜は、基板表面の凹凸に合わせて均一な膜厚で堆積されるので、層間絶縁膜としての総膜厚が均一に安定する。フラズマ酸化膜の堆積条件は、堆積温度:3.90%、RF出力:5.0.0%、S iH_4 流量:5.0.0% c c c m、圧力:9.1.0% r とし、シリコン酸化膜の堆積条件は、堆積温度:4.0.0%、キャリア N_2 ガス流量:3.0.0.0% c とする。

【0042】続いて、電気炉により、水素(H2)雰囲気中、温度450℃で12時間加熱し、更に、水素プラズマ処理を施す。このような水素化処理を行うことで、多結品シリコン膜の結晶欠陥部分に水素原子が結合し、結晶構造が安定化して、電界効果移動度が高まる。その皮、フォトリソグラフィ技術、R1E法によるドライエッチング技術を用いて、前記層間絶縁膜9に、前記ソース・ドレイン領域6とコンタクトするコンタクトホール10を形成する。

【0043】工程10(図10参照):マグネトロンスパック法により、TiデAIーSi合金 Tiの積層構造からなる配線層を堆積し、フォトリソグラフィ技術、RIE法によるドライエッチング技術を用いて、ソース・ドレイン電極11として加工する。

「縄11(図11巻圏)」CVD法により、デバイスの 上台に保護権立してのシリコン酸化版10 「シリコン第 位膜でもよい」を越上堆積させる。

【0 0 4 4】 1程 1 2 (図 1 2 参照) : デバイス全面 に、× O G (Spin On Glass) 膜 1 3 を 3 回にわたって **全**行し、デバイス表面の凹凸を平坦化する。

コンタクトホール15を形成し、デバイスの全面に、画素電極としての1TO膜16をスパッタ蒸着させる。

工程15(図15参照):最後に、1 TO膜16を電極 所状に加工すべく、1 TO膜16の上にしシストバター 1 を形成した後、ます、臭化水素カス(HBr)を用い たR TE法により1 TO膜16をエッチングし、シリコ ン酸化膜1 4 が露出しはじめた時点で、ガスを塩素ガス って +2)に切り替え、そのまま最後までエッチングを 継続する。

【0046】 1程16(図16参照):このようにLCDの片側TFT基板を形成した後は、表面に共通電極L7が形成された透明絶縁基板18を相対向させ、各基板1、18の間に液晶を封入して液晶層19を形成することにより、LCDの画素部を完成させる。図17は本実施例におけるアクティフマトリクス方式LCDのプロック構成図である。

【0047】画素部20には各走査線(ゲート配線)G1・・・Gn, Gn+1・・・Gmと各データ線(ドレイン配線)D1・・・Dm. Dn・1・・Dmとが配置されている。各ゲート配線と各ドレイン配線とはそれぞれ直交し、その直交部分に画素21が設けられている。そして、各ゲート配線は、ゲートドライハ22に接続され、ゲート信号(走査信号)が印加されるようになっている。また、各ドレイン配線は、ドレインドライハ(データドライバ)23に接続され、データ信号(ビデオ信号)が印加されるようになっている。これらのドライバ22、23によって周辺駆動回路24が構成されている。

【0048】そして、各ドライバ22、23のうち少なくともいずれか一方を画素部20と同一基板上に形成したしてDは、一般にドライバー体型(ドライバ内蔵型)してDと呼ばれている。尚、ゲートドライバ22が、画素部20の両端に設けられている場合もある。また、ドレインドライバ23か、画素部20の両側に設けられている場合もある。

【0019】この周辺駆動回路24のスイッチング用素子にも重記多結晶シリコンTFT(A)と同等の製造方法で作成した多星品シリコンTFTを用ってわり、多特品シリコンTFT(A)の作製に並行して、同一基板上に形成される。向、この周辺駆動回路24用の多結晶シリコンTFTは、LDD構造ではなく、通常のシングルドレイン構造を採用している(もちろん、LDD構造であってもよい)。

⁽C) + (C)

⁻ 子技術 - R T E 法による くさくエッチン 学技術を用い こ、前記レリコン<mark>酸化膜 1 2 - さ</mark>の6膜 1 8 - シリコン オケ質 1 4 に、空間 1 - 1 - 1 - 7 - 単板 1 4 に呼びて

れ、ドレイン配線InにはTFTのドレインが接続されている。そして、TFTのソースには、液晶セルLCの表示電極(画素電極)と補助容量(蓄積容量又は付加容量)CSとが接続されている。

【10051】この液晶セルL(と補助容量はSとにより、信号審積素子が構成される。液晶セルL(の共通電極(表示電極の反対側の電極)には電圧Vcomが印加されている。一方、補助容量(Sにおいて、TFTのソースと接続される側の反対側の電極には定電圧VRが印加されている。この液晶セルL(の共通電極は、文字通り全ての画素と1に対して共通した電極となっている。そして、液晶セルL(の表示電極と共通電極との間には静電容量が形成されている。尚、補助容量(Sにおいて、TFTのソースと接続される側の反対側の電極は、隣のケート配線 Gn+1と接続されている場合もある。

【0052】このように構成された画素21において、ケート配線Gnを正電圧にしてTFTのケートに正電圧を印加すると、TFTがオンとなる。すると、ドレイン配線Dnに印加されたデータ信号で、被品セルLCの静電容量と補助容量CSとが充電される。反対に、ゲート配線Gnを負電圧にしてTFTのゲートに負電圧を印加すると、TFTがオフとなり、その時点でドレイン配線Dnに印加されていた電圧が、液晶セルLCの静電容量と補助容量CSとによって保持される。このように、画素21へ書き込みたいデータ信号をドレイン配線に与えてゲート配線の電圧を制御することにより、画素21に任意のデータ信号を保持させておくことができる。その画素21の保持しているデータ信号に応じて液晶セルLCの透過率が変化し、画像が表示される。

【0053】ここで、画素21の特性として重要なものに、書き込み特性と保持特性とかある。書き込み特性に対して要求されるのは、画素部20の仕様から定められた単位時間内に、信号蓄積素子(液晶セル1.C及び補助容量CS)に対して所望のビデオ信号電圧を十分に書き込むことができるかどうかという点である。また、保持特性に対して要求されるのは、信号蓄積素子に一旦書き込んだしず子信号電圧を必要な時間たけ保持することができるかどうかという点である。

【0054】補助容量(Sか設けられているのは、信号 蓄積素子の静電容量を増大させて書き込み特性及び保持 特性を向上させるためてある。固なわち、液晶セル上C は、その構造上、静電容量の増大には限界がある。そこ で、補助容量(Sによって液晶セル上(の静電容量の)下 になっまったとしてまる。 【0 0 5 5】 工程(I) (図 1 9 参照) : 基板 1 上に、W シリサイド膜 5 1 を形成する。

工程(2) 「1420参照) : 前記Wンリサイド膜51を、 トランシスタの能動層としての多結晶ンリコンと同じパ ターンに加工する。

王程(3) (図2 1 参照):前記基板 1 及びW ν 1 サイド 膜 5 1 を覆うように、SIO2 ヤSINなどの地縁性薄膜 1 4 を ℓ V D 法やスパッタ法などにより形成する。

【0 0 5 6】 1程(4) (図2 2 参照) : 前記絶縁性薄膜 1 aの上に、非晶質シリコン膜2 a を形成する。

二程(5) (図23参照) :前記事品質シリコン膜2 aの表面にKrFエキシマレーザービームを正套してアニール処理を行い、非品質シリコン膜2 a を溶融再結晶化して、多結晶シリコン薄膜2を形成する。

【0057】尚、レーザーヒームとして、XeCl工キ ッマレーザーやArFエキッマレーザーを使用してもよ し

工程(6) (図24参照) :前記多結品シリコン膜2を薄膜トランシスタの能動層として用いるために、フォトリソグラフィ技術、RIE法によるドライエッチング技術により前記多結品シリコン膜2を所定形状に加工する。

【① 05×】そして、前記多結晶シリコン膜2の上に、 ゲート絶縁膜としてのLTO膜3を形成する。

工程(7)(図25参照):前記ゲート絶縁膜3の上に、 非晶質シリコン膜4点を堆積する。次に、前記非晶質シ リコン膜4点の上にWシリサイド膜4もを形成する。

【0059】そして、前記Wシリサイド膜斗もの上にシリコン酸化膜5を堆積した後、フォトリソグラフィ技術、RIE法によるドライエッチング技術を用いて、前記多結晶シリコン膜44、Wシリサイド膜斗も及びシリコン酸化膜5を所定比較に加工する。前記非品質シリコン膜44は、前記Wシリサイド膜斗もとともにポリサイド構造のゲート電極斗として使用する。

【0060】 工程(8) (図26参照) : 前記ゲート絶縁 異3及ついりコ、酸化膜5の上に、常用CVD法により りコ、酸化膜5単粒し、これを異方性と所エッチバッ つすくことにより、的記ゲート電極1及び、リコン酸化 膜5の動力にサイドウィージ7をm成する。そして、自 2整合技術により、サイドウォール7をマスケにして、 多結晶にリコン膜2に、加速電圧:80KeV、ドーズ 量3・10¹³cm⁻²の条件で、リンコP) イオンを不純 物として注入し、低濃度の不純物領域6 a を形成する。

【0.0.6.1】 1.程約: 「図 2.7 参照): 前記サイドウォーラーペーロー: 無か難らを1 ごしりをつ響し、再び

^{6 1 4 4}

テキスト、新農支入不能物館支でおを形成することによ に、La. Do Highily Doped Drain - 構造みがしる。ド ・ Media がいかわり

【0.0.6.2】工程(10)(図.2.8参照):この状態で、第 1実施形態と同様のRTA法による急速加熱を行う。X vアークランプの光熱は、多結晶部よりも非晶質部やシ りサイド部に強く吸収されるため、必要な部分のみを重 点的に加熱することが可能になり、(ゲート)配線の低 抵抗化や不純物の活性化に適している。

【0063】特に、本実施例では、多結晶シリコン膜とに対応して、その下方にWシリサイド膜51を形成している。このWシリサイド膜51は、RTAの熱を吸収する作用があり、熱を吸収したWシリサイド膜51からの放射熱によっても前記多結晶シリコン膜2の不純物の活性化が行われる。即ち、多結晶シリコン膜2を、Xeアークランプによる熱とWシリサイド膜51からの放射熱とにより、直接及び間接的に加熱することにより、多結晶シリコン膜2全体を均一に加熱し、活性化がバラツクことなく良好に行われるようにする。

【0064】Wシリサイド膜51の大きさは、基本的に、多緒品シリコン膜2と同じか又はそれ以上であればまいが、面内でのパターンの大きさに対応した面積となるように調整すれば、なお好ましい。即ち、集積化半導体デバイスでは、パターンの疎密が基板上に発生するため、各トランジスタに均等にWシリサイド膜2を設けたのでは、場所によって単位面積当りの熱吸収率が異なり、均一な熱処理が行えず、また、Wシリサイド膜51が集中する場所での温度が非常に高くなって基板1が変光する場合がある。

【0065】そこで、下層に配置した熱吸収膜の単位面 積当りの密度を、その上層に形成されるパターンに係わ らすほぼ一定となるようにすれば、RTAで活性化する ときの温度分布の偏りを解消することができる。具体的 にドライバー一体型のLCDパネルでは、ドライバ部に 比べて画素部のトランジスタの密度が高いので、ドライ バ部のトランジスタに対応するWシリサイド膜51の大 きさを、画素部のそれに比べて大きごとてやることで、 具板工学体の温度分布がほぼ均一になる。

【ロりゅう】LCDパスルにあっては、回路の面積の約 LロッがWシリサイド膜は1となるように調整すること つ好ましい。この工程により、多結晶シリコンTFT (TFT: Thin F.Im Trans:stor) (A) が形成される。以上の実施形態により製造した多結晶シリコンTF Tにあっては、いわゆる低温プロセスで行うことができ、しかも、良質の多結晶シリコン膜を能動層として使用している。

【0067】 杰弥明者が実験によれば、n チャネリルM

されるNTSCテレビ信号表示用LCDパネルにも十分に適用可能であり、 μ n=50cm² V・S、 μ p=20cm² V・S、しきい値電圧:2V(nチャネル)、-5V(pチャネル)、S値 Sub-threshold swing):0.2V。decade、オン・オフ比:1×107の特性を得ることができる。

【0.069】以上の実施例は以下のように変更してもよ イ、その場合でも同様の作用、効果を得ることができ る。

- 1)条件にもよるか基板1として、通常のガラス板なども使用可能である。
- 2) 工程2や工程(4)において、非品質シリコン膜を減 圧CVD法により、例えば、モノシランガスを用い、温度580℃で堆積させる。これにより、非品質シリコン膜2aは微結晶を含んだ膜となる。
- 【0070】微結晶を含んだ非晶質シリコン膜を固相成 長法により多結晶化することにより、結晶粒径が小さく なるぶん移動度は若干低下するが、結晶成長を短時間で 終えることができる。
- 3) 工程2や主程(4) において、非晶質シリコン膜2 a 左続)」C V D 法、プラズマC V D 法によらず、常用 C V D 法、対効局C V D 法、蒸着法、E F&Electron Beam) 送着法、M E E (Molecular Beam Epitaxy) 法、スペッタ 法からなるプループの内のいずれた。1の方法によって 主成する。

【O D 7 1】 1) 多結晶シリコン膜2のチャネル値域に 相当する部分に不純物をドーピングして多結晶シリコン 下F T のしきい値電圧 (Vth) を制御する。固相成長法 で形成した多結晶シリコン T F T においては、N チャネ リトラ、ジノタではディブレッション方向にしきい値報

^{13. 10}

[、]高い生態のトーンジスクを実現できることが行うた。このような高色能手下下にあっては、何えば、カローのロッか。 マ・ペーン・クロッカー マ・トが要求

[【]ロロアな】も、前記で取るめ、動配に代えてはらい

工程を行う。

工程 3a:電気炉により、窒素(N_2)雰囲気中、温度 600(程度で約20時間の熱処理を行うことにより、前記非品質シリコン膜 2aを固相成長させて多結晶シリコン膜 2を形成する。

6) 工程3 a で形成したこの多結晶シリコン膜2は、膜を構成する結晶に転位等の欠陥が多く存在するとともに、結晶間に非晶質部分が残っている可能性があり、リーク電流が多くなる危惧がある。

【0073】そこで、工程34の後、基板1をRTA法 又はレーザーアニール法により急速加熱し、多結晶シリコン膜2の膜質を改善する。

7)電気炉は、レーザー照射に比べて、時間はかかるか、一度に大量の基板を処理できるため、前記 5)や 6)の工程は実質的にスループットが高い。従って、その後の、例えば不純物領域の活性化のための熱処理は、RTA法に代えてレーザビームアニール法を用いてもよい。RTA法は短時間で終えることができるという利点があり、レーザーアニール法は不純物領域の温度を高く上昇させることができるため、シート抵抗を下げることができるという利点がある。

【0.0.7.4】 8) 工程 5、工程 1、工程 1 において、スパッタ法以外のPVD 方法(真空蒸着法、イオンプレーティング法、イオンビームデポジション法、クラスターイオンビーム法など)を用いて、Wシリサイド膜 1 も、1 を形成する。この場合にも、前記したスパッタ 生の場合と同様な理由により、Wシリサイド(WS 1 1 が、の組成を1 の組成を1 の組成を1 の組成を1 の組成を1 の組成を1 で

【0075】9)工程5、工程D、工程(7)において、CVD法を用いてWシリサイド膜1 b、51を形成する。そのソースガスとしては、ホフッ化タングステン(WF6)とシラン(SiH4)を用いればよい。成膜温度は、350~450℃前後とする。この場合にも、前記したスパッタ法の場合と同様な理由により、Wシリサイド(WSiA)の組成をX>2に設定する。CVD法はPVD法に比べ、段差被製性が優れているため、Wシリサイド所以157世間の大力に使わるため、Wシリサイド所以157世間の大力に使わるものとして、MoSi2、TiSi2、TaSi2、CoSi2などの高融点金属シリサイド、その他、W、Mo、Co、Cr、Ti、Taなどの高融点金属を用いてもよい。

10) E程9において、プラスマ酸化膜に代えて、TE ロメング real Field Control (*** Control Control (*** Control Control (*** Control Control (***) (***

【0078】11)上記10)の工程の後、フラズマT EOS酸化膜を、アンモニア(NH3)ガスを用いてブラスで処理することにより窒素イオンに晒し、その表面を窒化してから常圧すソンTEOS酸化膜を堆積すると、シリコン酸化膜の成長レートかより安定する。この時の窒化処理条件は、温度:360℃、RF出力:500W、アンモニア流量:100~500sccm、N2流量:0~400sccmである。前、この窒化処理において、アンモニアの代わりに窒素を用いてもよい。

【0079】12)Wンリサイド膜51に代えて、非結晶質シリコン膜や多結晶シリコン膜などの半導体膜を用いる。これらのシリコン膜には不純物がドープされていてもよい。このように、導電性膜又は半導体膜を用いることにより、この熱吸収膜に電圧を印加することで、TFTを、LSIに用いられるMOSトランジスタのようには端子デハイスとして動作させて、しきい値電圧をコントロールできると共に、ガラス基板を用いた場合には、基板内のイオンを静電的にシールドするため、ガラス基板内のイオンによるトランジスタの特性劣化及び可動イオンが形成する電位によるTFTへの悪影響を防止することができる。

【0081】 a) 光の散乱を防止すると共に液晶セルに 包めからすることする不要な光を遮るので、してDデバ エストしては、トラストが高くなる。

5) T上工に人もうとするたを拠るので、内によるリーク電流を減少させて丁上工としての特性を向上させると 共仁光による丁上工自身のお化を防止する。

【0082】12)プレーナ型だけでなく、逆ブレーナ型、スタガ型、逆スタガ型などあらゆる構造の多結晶シリコンTFTに適用する。

13)多幅品。リコンTFTだけでなく、絶縁が一ト型 ド週休表の今般に適用する。また。上陽個四のデモンサ

er set garage and

^{【0 0 7 7】}フラダマTEOを酸化酸の堆積条件は、準 積温度:3 9 0 U、RF出力:5 0 0 W、TEO S 済 ラ・ニュニュニュニ 密表や量:0 0 0 ニューバーエ

提出规则 1-45。

^[0083]

効果を奏する。

- 1) 低温プロセスが可能で、安価な基板を使用でき、薄 膜トランジスタや液晶ディスプレイの製造コストを削減 できる。
- 2) 良質な多結晶シリコン膜を短時間で得ることができ、薄膜トランジスタや液晶ディスプレイの製造におけるスルーブットが向上する。

【図面の簡単な説明】

【図1】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図2】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図3】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図4】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図 5】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図 6】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図7】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図8】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図9】本発明を具体化した第1実施刑態の製造工程を 説明するための断面図である。

【図 1 0 】本発明を具体化した第1実施形態の製造工程 を説明するための断面図である。

【図 1 1】本発明を具体化した第1実施形態の製造工程 を説明するための断面図である。

【図 1 2 】本発明を具体化した第1実施形態の製造工程を説明するための断面図である。

【図 1 3】 本発明を具体化した第1実施形態の製造工程 を説明するための断面図である。

【国 1 4】 な発明を具体化した第1 実施刑態の製造工程 を説明するための断面国である。

【1415】 は発明を具体化した第1 実施圧進の製造工程 を説明するための断面国である。

【図 1 6】 本発明を具体化した第1 実施用態の製造工程 を説明するための断面図である。 【図17】アクティブマトリクス方式LCDのブロック 構成図である。

【図18】画素の等価回路図である。

【図 1 9】本発明を具体化した第2実施制態の製造工程 を説明するための断面図である。

【図20】本発明を具体化した第2実施刑態の製造工程を説明するための断面因である。

【図21】本発明を具体化した第2実施形態の製造工程 を説明するための断面図である。

【図22】 4発明を具体化した第2実施折進の製造工程を説明するための断面図である。

【図23】 4発明を具体化した第2実施形態の製造工程 を説明するための断面図である。

【図24】本発明を具体化した第2実施形態の製造工程 を説明するための断面図である。

【図25】本発明を具体化した第2実施刑態の製造工程 を説明するための断面図である。

【図26】 本発明を具体化した第3実施形態の製造工程 を説明するための断面図である。

【図27】本発明を具体化した第2実施形態の製造工程 を説明するための断面図である。

【図23】本発明を具体化した第2実施形態の製造工程 を説明するための断面図である。

【図29】エキシマレーザーアニール装置の構成図である。

【図30】RTA装置の構成図である。

【図31】 従来例の製造工程を説明するための断面図で も 2


【図32】 従来例の製造工程を説明するための断面図である。

【符号の説明】

- 1 地緣基板
- 2 a 非晶質シリコン膜
- 2 多結晶シリコン膜
- 3 ゲート地縁膜
- 4 a 多結晶シリコン膜(非晶質シリコン膜)
- 4五 Wシリサイド膜
- 4ーゲート電極
- 6 不純物頂域


[[N] 1]

[M2]




【図13】

[図14]





【図15】




【図16】

【図17】







【図18】 【図22】 【図24】 【図26】





[図21]






[図31]






[図32]


【図28】



【図29】



【図30】



フロントページの続き

(51) Int. (1, 6

識別記号 庁内整理番号 FI

技術表示簡所

(72) 発明者 森本 佳宏

HO 1 L 27/12

大阪府守口市京阪本道2丁目5番5号 三

洋電機株式会社内

(72) 掩明者 米田 清

大阪府守口市京阪本通2丁目5番5号三 洋電機株式会社内